# MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP4003958

**Publication date:** 

1992-01-08

Inventor:

ROORENSU KEISU HOWAITO

Applicant:

SHARP CORP

Classification:

- international:

H01L21/76; H01L21/316

- european:


Application number: JP19900106139 19900420

Priority number(s):

#### Abstract of JP4003958

PURPOSE:To enable embedment by filling only a trench with a flat film of poor-melting SiOx by flattening the surface of a film of poor-melting SiOx in a trench through an etching whose rate is lower to a film of well-melting glass than to a film of poor-melting SiOx and by overlaying the flat film with poor-melting SiOx and a flat layer of well-melting glass for repetition of etching.

CONSTITUTION:A film 2 of poor-melting SiOx is deposited by CVD of a surface including trench interiors of a silicon substrate 1 having a plurality of trenches. After the film 2 of poor-melting SiOx is overlaid with a film 3a of well-melting glass so as to fill a trench at least, the surface is flattened by annealing treatment at a temperature above the softening point of the film of well-melting glass. The film 3a of well-melting glass and the film 2 of poor-melting SiOx are etched under a condition that etching rate is lower to the former film than to the latter film until the silicon face of the substrate 1 is exposed with no residuals of the film 3a of well-melting glass. Further, poor-melting SiOx 2 is embedded only in a trench so as to fill it by once or more repetition of each of the above-mentioned steps.



## ⑫ 公 開 特 許 公 報 (A) 平4-3958

Mint. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月8日

H 01 L 21/76 21/316

6741 - 4ML

> H B1 L 21/94 6940-5F

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称 半導体装置の製造方法

> 20特 願 平2-106139

願 平2(1990)4月20日

ローレンス ケイス @発明者

米国、ニュージャージー 08550、ブリンストン ジヤン

クション、ワイカムウエイ 6 ホワイト

人・シャープ株式会社 の出 願

大阪府大阪市阿倍野区長池町22番22号

弁理士 野河 信太郎 個代 理 人

## 明細會

## 1. 発明の名称

半導体装置の製造方法

## 2. 特許請求の範囲

1. (a)複数のトレンチを有するシリコン基板の トレンチ内を含む表面に、CVD法により難溶融 性SiOx腹を形成する工程、

(b)上記シリコン基板の難溶融性SiOx膜の 上に少なくともトレンチ内が充満されるように良 溶融性ガラス腹を独層し、この後に良溶融性ガラ ス膜の難化点以上の温度でアニール処理を施すこ とにより表面を平坦化する工程、

(c)この良溶融性ガラス膜と難溶融性Si0x膜を 基板のシリコン面が露出しかつ良溶融性ガラス膜 が残存しなくなるまで、良溶融性ガラス膜に対す るエッチング速度が難溶融性SiOx額に対するエッ チング速度よりも遅い条件のエッチングを行う工

(d)更に(a)(b)及び(c)各工程を1回以上繰り返 すことによりトレンチ内にのみ難溶融性Si0xを充

満させるように埋設する工程、からなることを特 徴とする半導体装置の製造方法。

## 3. 発明の詳細な説明

## (イ) 産業上の利用分野

この発明は、半導体装置の製造方法に関する。 さらに詳しくは、素子分離領域の形成方法に関し、 特にサブミクロンデバイスの製造に用いられる。

## (ロ) 従来の技術

従来、素子分離領域は、LOCOS法によって作製 されてきたが、バーズビーク(鳥の口ばし状の素 子分離領域の突起物)の発生の為、素子分離巾を 1 μα以下にするのが困難となり、最近では基板姿 面にトレンチを形成した後、CVD法により絶縁 膜を埋投して行うボックス法が用いられている。

## (ハ) 発明が解決しようとする課題

上述の方法は、トレンチ内を絶縁膜で埋設する 際、絶縁物のエッチパック工程においては、乾式 エッチング法が多く使われるが、エッチバックの 均一性や選択性が十分でないという問題がある。 また、줦式エッチング法を用いた場合には、エッ

チバックした後に、トレンチの側壁部で段差を生 じる欠点がある。

この発明は、上記欠点を解決するためになされたものであり、CVD法によってトレンチ内を含む領域に積層された絶縁物を、トレンチ内にのみ充満して埋設されるように、均一性よく平坦な表面になる様にエッチングすることができる半導体装置の製造方法を提供しようとするものである。

### (二)課題を解決するための手段

この発明によれば、(a)複数のトレンチを有するシリコン基板のトレンチ内を含む表面に、CVD法により難溶融性SiOx膜を形成する工程、(b)上記シリコン基板の難溶融性SiOx膜の上に少なくともトレンチ内が充満されるように良溶融性ガラス膜を積層し、この後に良溶融性ガラス膜の難化点以上の温度でアニール処理を施すことにより表面を平坦化する工程、(c)この良溶融性ガラス膜と難溶融性SiOx膜を番板のシリコン面が露出しかつ良溶融性ガラス膜が發存しなくなるまで、良溶融性ガラス膜に対するエッチング速度が

この発明においては、(b)上記シリコン基板の 難溶融性SiOx膜の上に少なくともトレンチ内 が充満させるように良溶融性ガラス膜を接層し、 この後に良溶融性ガラス膜の飲化点以上の温度で アニール処理を施すことにより表面を平坦化する。

上記良溶融性ガラス膜は、トレンチ内に形成された難溶触性SiOx疫面の凹部を平坦化するためのものであって、例えばBPSG(ボロン ホスホラス シリケートガラス)、BSG(ボロンリケートガラス)、PSG(ホスホラスシリケートガラス)等を離溶融性SiOx膜の凹部表面上に少なくともトレンチ内が充満されるように埋設して用いることができる。この皮溶融性ガラス膜は、飲化点が通常600~800℃であり、通常700~1200℃でアニール処理を施すことにより流動させて表面平坦化することができる。

この発明においては、(c)この良溶融性ガラス 膜と難溶融性Si0x腹を基板のシリコン面が露出し 難溶融性SiOx膜に対するエッチング速度よりも退い条件のエッチングを行う工程、(d)更に(a)(b)及び(c)各工程を1回以上繰り返すことによりトレンチ内にのみ難溶融性SiOxを充満させるように埋設する工程、からなることを特徴とする半導体装置の製造方法が提供される。

この発明において、(a)複数のトレンチを育するシリコン基板のトレンチ内を含む表面 C V D 法により難溶融性 S i O x 膜を形成する。

上記トレンチは、素子分離領域を構成する絶縁物を埋設するためものであって、通常0.5~1.0μaの深さと0.5~10μaの辐の横断面を有する溝をシリコン募板表面に複数形成して用いることができる。

上記離溶触性SiOx 膜(x は通常2であり、2未満も含む)は、素子分離領域の絶縁物を構成するためのものであって、CVD法によって上記トレンチ内を含む表面に積層して形成することができ、通常500~900℃の軟化点を有するものが絶縁性に優れているので好ましい。

かつ良溶融性ガラス膜が残存しなくなるまで、良溶融性ガラス膜に対するエッチング速度が離溶融性SiOx膜に対するエッチング速度よりも遅い条件のエッチングを行う。

上記エッチングは、基板のシリコン面を露出させかつ良溶融性ガラス膜を破存しないように除去するためのものであって、良溶融性ガラス質に対するエッチング速度が難溶融性SiOx膜に対するエッチング速度よりも遅い条件で行うのが適している。

このエッチング条件は、乾式法又は温式法のいずれも用いることができ、乾式法としては例えば CHF。プラズマを用いるRIE法等を挙げることができ、湿式法としては、例えばバッファードフッ酸 (BHF)、フッ酸(HF)希釈液等を用いる方法等を挙げることができる。

この発明においては、(d)更に(a)(b)及び(c)各工程を1回以上繰り返すことによりトレンチ内にのみ難溶融性SIOxを充満させるように埋設する。

上記(a)(b)及び(c)各工程の繰り返しは、トレ

ンチ内にのう難溶融性SiOxを充満させるように埋設するためのものであって、難溶融性SiOx & 複表面を段階的に平坦化することができる。

上記トレンチ内に充満して埋殺された難容融性 SìOx限は、素子分離領域を構成し、この案子 分離領域で区画された領域内に素子を形成するこ とによって半導体装置を構成することができる。 (ホ)作用

良溶融性ガラス膜に対するエッチング速度が軽 溶融性SiOx模に対するエッチング速度よりも遅い 条件のエッチングがトレンチ内の軽溶融性SiOx膜 表面の凹部を小さくし、更にこの上に難溶融性 SiOxと平坦な良溶融性ガラス層を形成して上記エッチングをくり返すことによりトレンチ内にのみ平 坦な難溶融性SiOx膜を充満して埋設する。

### (へ)実施例

この発明の実施例を図面を用いて説明する。

まず、シリコン基板 1 に深さ 0.5 μm、幅1.0 μaのトレンチを形成し、トレンチ内を含む領域中に第1 CVDSiO \* 膜 2 (難溶酸性)を形成する [第1 図 (a)]。

により、トレンチ内で均一に平坦な表面になるように埋設された第2CVDSiO\*膜2bを形成し、業子分離領域を作製して、半導体装置を製造する。
(ト)発明の効果

この発明によれば、簡便かつ低コストで、トレンチ内を難溶融性のCVDSiOzで均一性よく、平坦な表面になるように埋設して微細な寸法の素子領域を形成することのできる半導体装置の製造方法を提供することができる。この発明の方法を用いることによってトレンチの関ロ幅とパターンを育する半導体装置を製造することができる。

## 4. 図面の簡単な説明

第 I 図はこの発明の実施例で作製した半導体装置の製造工程説明図である。

1 ……シリコン基板、

2 ····· 第 1 CVDSiOx膜、

2 a, 2 b ·····第 2 CVDSiOz膜、

3 a . 3 b ······ 第 1 BPSG膜、

第 1 CVDSiO<sub>2</sub> 膜 2 の 腹厚はトレンチ液さと同程度 がよく、 5000人とする。

次に、第1BPSG膜3a(良溶融性)をCVD法により形成する。この装厚は5000Åとする[第1図(b)]。次に、この番板を1000℃の高温アニールにより、表面平坦化を行う。この時トレンチのアスペクト比(トレンチ深さ/トレンチ幅)が小さい程トレンチ内の埋設容積が増え、その結果として、第1BPSG膜3bの原厚が薄くなる[第1図(c)]。

次に、第1BPSG膜3 b と第1CVDSi0.膜2を温 式エッチング液(バッファードフッ酸(BHF)) により基板1 が露出され、第1BPSG膜3 b が残存 しなくなるまで、エッチングする。この時、トレ ンチ側壁部が露出する。これはCVDSi0.とBPSGの エッチレートの差による(第1図(d))。次に、第1 図(e)~(g)に示す様に模写2500人の第2 CVDSi0. 膜2 a と、膜厚2500人の第2 BPSG3 c の積層及び 1000℃の高温アニールによって平坦な第2 BPSG膜 3 dを形成し、エッチバック工程を繰り返すこと

3 c . 3 d … … 第 2 BPSG膜。

代理人 弁理士 野 河 信太郎

